

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-160525

(43) Date of publication of application: 20.06.1997

(51)Int.CI.

G09G 3/28 H01J 11/00

(21)Application number: 08-194320

(71)Applicant : FUJITSU LTD

(22)Date of filing:

24.07.1996

(72)Inventor: HIROSE TADATSUGU

ISHII TOMOYUKI

KANAZAWA GIICHI **ASAMI FUMITAKA UEDA YOSHIO**

KISHI TOMOKATSU TOMIO SHIGETOSHI

(30)Priority

Priority number: 07198417

Priority date: 03.08.1995

Priority country: JP

JP


07284541

04.10.1995

(54) PLASMA DISPLAY PANEL, ITS DRIVING METHOD, AND PLASMA DISPLAY DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To provide a high picture quality, more specifically high definition, gradation and brightness, enhanced display quality, and high contrast.

SOLUTION: An electrode driving circuit performs interlaced scanning so that the odd- and evennumbered lines of surface-discharge electrode spacings L1 to L8 have their maintaining pulse voltage 12 waveforms set in opposite phase to each other. Thus, 13. when either the odd- or even-numbered line is displayed, the voltage applied to the other electrode spacing becomes zero, eliminating the need to provide bulkheads over the surface-discharge electrodes. As the surface-discharge electrodes, an X (X1 to X5) electrode is placed on each side of a Y (Y1 to Y4) electrode, and the display line of an odd-numbered frame is set between the Y electrode and the X electrode on one side and supplied with a maintaining pulse while the display line of an even-numbered



frame is set between the Y electrode and the X electrode on the other side and supplied with a maintaining pulse. Blind lines are set at every other spacing between the surface-discharge electrodes, and at the blind lines, light emitted from a discharge is blocked or external light is absorbed. A plurality of address electrodes are arranged on one line of picture elements and are selectively connected to a pad thereon so that a plurality of the lines can be selected simultaneously.

LEGAL STATUS

[Date of request for examination]

23.02.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 2801893

10.07.1998

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-160525

(43)公開日 平成9年(1997)6月20日

(51) Int.Cl. ⁸		微別記号	庁内整理番号	FΙ			技術表示箇所
G09G	3/28		4237-5H	G09G	3/28	K	
			4237-5H			E	
H01J	11/00			H01J	11/00	K	

審査請求 未請求 請求項の数20 OL (全 25 頁)

(21)出顯番号	特願平8-194320	(71)出願人	000005223
			富士通株式会社
(22)出顧日	平成8年(1996)7月24日		神奈川県川崎市中原区上小田中4丁目1番
			1号
(31)優先権主張番号	特願平7-198417	(72)発明者	広瀬 忠継
(32)優先日	平7 (1995) 8月3日		神奈川県川崎市中原区上小田中4丁目1番
(33)優先権主張国	日本 (JP)		1号 富士通株式会社内
(31)優先権主張番号	特願平7-284541	(72)発明者	石井 智之
(32) 優先日	平7 (1995)10月4日		神奈川県川崎市中原区上小田中4丁目1番
(33)優先権主張国	日本 (JP)		1号 富士通株式会社内
		(74)代理人	弁理士 松本 貸吉
			•

最終頁に続く


(54) 【発明の名称】 プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置

(57)【要約】

【課題】高画質化、より具体的には髙精細化、髙階調化、髙輝度化、黒表示品質の向上及び高コントラスト化を図る。

【解決手段】電極駆動回路は、面放電の電極間し1~L8の奇数行と偶数行とで維持パルス電圧波形が互いに逆相になるようにインターレース走査する。これにより、奇数行と偶数行との一方を表示しているときに他方の電極間印加電圧が0になるので、面放電の電極上に隔極の設ける必要がない。面放電の電極において、Y電極の回にX電極を配置し、Y電極と一方側のX電極との間を偶数フレームの表示行としこれに維持パルスを供給する。面放電の電極間し、Y電極と他方側のX電極との間を偶数フレームの表示行としてれた維持パルスを供給する。面放電の電極間のX電極との間を偶数フレームの表示行とし、ブラインド行での放電を引きをブラインド行とし、ブラインド行での放電発光とは外光を吸収する。1 画素列に複数のアドレス電極を配置し、その上のパッドと選択的に接続して複数行同時選択可能にする。

本発明の第1実施形態の面放電型PDPの概略構成図



10:PDP X1~X5:X電極 Y1~Y4:Y電極 A1~A6:アドレス電極 L1~L8:表示行 171~17:展歴

【特許請求の範囲】

【請求項1】基板に、電極 $X1\sim Xn+1$ がこの順に互いに平行に配置され且つ $i=1\sim n$ の各iにつき電極Xiと電極Xi+1の間に電極Yiが配置され、該基板又は該基板と離間し対向配置された他の基板に、該電極 $X1\sim Xn+1$ 及び該電極 $Y1\sim Yn$ と離間して交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルと、

電極駆動回路とを有し、該電極駆動回路は、

i=1~nについて、該電極Yiと1フレームの第1フィールドの表示データに応じて選択した該アドレス電極との間で第1アドレス放電を行わせ、該第1アドレス放電をトリガとして電極Yi-電極Xi間に放電を行わせて、維持放電に必要な第1壁電荷を該第1フィールドの表示データに応じて生成させる第1フィールドアドレス手段と、

該第1壁電荷が生成された後に、1からnまでの間の奇数の及び偶数eについて、電極Yo-電極Xo間に第1交流維持パルスを供給し、電極Ye-電極Xe間に第2交流維持パルスを供給する第1フィールド維持手段と、

i=1~nについて、電極Yiと1フレームの第2フィールドの表示データに応じて選択した該アドレス電極との間で第2アドレス放電を行わせ、該第2アドレス放電をトリガとして電極Yi-電極Xi+l間に放電を行わせて、維持放電に必要な第2壁電荷を該第2フィールドの表示データに応じて生成させる第2フィールドアドレス手段と、

該第2壁電荷が生成された後に、1からnまでの間の奇数の及び偶数 e について、電極Yo-電極Xo+l間に第3交流維持パルスを供給し、電極Ye-電極Xe+l間に第4交流維持パルスを供給する第2フィールド維持手段と、を有することを特徴とするプラズマディスプレイ装置。

【請求項2】 上記第1フィールド維持手段は、上記電極Yoの印加電圧波形と上記電極Xeの印加電圧波形とが互いに同相になり、上記電極Yeの印加電圧波形と上記電極Xoの印加電圧波形とが互いに同相になり、かつ、上記第1交流維持パルスと上記第2交流維持パルスとが互いに逆相になるように、該第1及び第2の交流維持パルスを供給し、

上記第2フィールド維持手段は、該電極Yoの印加電圧 波形と該電極Xoの印加電圧波形とが同相になり、該電 極Yeの印加電圧波形と該電極Xeの印加電圧波形とが同 相になり、かつ、上記第3交流維持パルスと上記第4交 流維持パルスとが互いに逆相になるように、該第3及び 第4の交流維持パルスを供給する、 ことを特徴とする 請求項1記載の装置。

【請求項3】 上記第1フィールドアドレス手段は、第1期間において、上記電極X1~Xn+lのうち奇数番目の全ての電極に直流電圧を印加し、かつ、上記電極Yoに該直流電圧と反対極性の電圧のパルスを印加し、第2期

間において、該電極X!~Xn+1のうち偶数番目の全ての 電極に該直流電圧を印加しておき、上記電極Yeに該直 流電圧と反対極性の電圧のパルスを印加し、

2

上記第2フィールドアドレス手段は、第3期間において、該電極X1~Xn+1のうち偶数番目の全ての電極に該直流電圧を印加し、かつ、該電極Yoに該直流電圧と反対極性の電圧のパルスを印加し、第4期間において、該電極X1~Xn+1のうち奇数番目の全ての電極に該直流電圧を印加しておき、該電極Yeに該直流電圧と反対極性の電圧のパルスを印加する、

ことを特徴とする請求項1又は2記載の装置。

【請求項4】 上記第1フィールドアドレス手段は、上記電極Yi-電極Xi間に放電を行わせるときに上記電極 Yiと上記電極Xiとに互いに反対極性の電圧のパルスを 印加し、

上記第2フィールドアドレス手段は、上記電極Yi-電極Xi+l間に放電を行わせるときに該電極Yiと上記電極Xi+lとに互いに反対極性の電圧のパルスを印加する、ことを特徴とする請求項1又は2記載の装置。

20 【請求項5】 上記第1及び第2のフィールドアドレス 手段は、

直流パルス列の第1電圧波形を生成する第1サステイン 回路と、

該第1電圧波形と位相が180°ずれた第2電圧波形を 生成する第2サステイン回路と、

上記電極Yo、Ye、Xo及びXeに該第1電圧波形と該第2電圧波形との一方を選択的に供給するためのスイッチング素子を備えたスイッチング回路と、

上記第1壁電荷が生成された後に、該電極Yo及びXeに 30 該第1電圧波形を供給させ、かつ、該電極Ye及びXoに 該第2電圧波形を供給させ、上記第2壁電荷が生成され た後に、該電極Yo及びXoに該第1電圧波形を供給させ、かつ、該電極Ye及びXeに該第2電圧波形を供給させるように、該スイッチング回路のスイッチング案子を 制御する制御回路と、

を有することを特徴とする請求項1又は2記載の装置。 【請求項6】 上記第1フィールド及び上記第2フィールドはいずれも維持放電パルス数が互いに異なる複数のサブフィールドからなり、

40 上記電極駆動回路はさらに、

50

該第1フィールドの最初のサブフィールドにおいて上記第1アドレス放電の前に、全画素について壁電荷を消去させ又は全画素について壁電荷を生成させるためにi=1~nについて電極Yi-電極Xi間及び電極Yi-電極Xi+1間で放電を行わせ、該第1フィールドの2番目以降のサブフィールドにおいて、該第1アドレス放電の前に、該第1フィールドの画素についてのみ壁電荷を消去させ又は壁電荷を生成させるために、1からnまでの間の奇数の及び偶数eについて、電極Yo-電極Xo間に放電D1を行わせ、該放電D1から時間的にずらして電極

Yeー電極Xe間に放電D2を行わせる第1フィールドリ セット手段と、

該第2フィールドの最初のサブフィールドにおいて上記 第2アドレス放電の前に、全画素について壁電荷を消去 させ又は全画素について壁電荷を生成させるためにi= 1~nについて電極Yi-電極Xi間及び電極Yi-電極 Xi+l間で放電を行わせ、該第2フィールドの2番目以 降のサブフィールドにおいて、該第2アドレス放電の前 に、該第2フィールドの画素についてのみ壁電荷を消去 させ又は壁電荷を生成させるために、1からnまでの間 の奇数 o 及び偶数 e について、電極 Y o - 電極 X o+1間に 放電D3を行わせ、該放電D3から時間的にずらして電 極Ye-電極Xe+l間に放電D4を行わせる第2フィール ドリセット手段と、

を有することを特徴とする請求項1乃至5のいずれか1 つに記載の装置。

【請求項7】 上記電極X1~Xn+l及び電極Y1~Ynは いずれも、

上記基板に形成された透明電極と、

透明電極より幅が狭い金属電極と、

を有することを特徴とする請求項1乃至6のいずれか1 つに記載の装置。

【請求項8】 基板に、o=2i-1、e=2i、i= 1~nについて電極Xo、電極Yi及び電極Xeがこの順 に互いに平行に配置され、該基板又は該基板と離間して 対向配置された他の基板に、該電極Xo、Yi及びXeと 離間して交差するように複数のアドレス電極が配置され たプラズマディスプレイパネルと、

電極駆動回路とを有し、該電極駆動回路は、

o=2i-1、 $i=1\sim n$ について、該電極Yiと奇数 フレームの表示データに応じて選択した該アドレス電極 との間でアドレス放電を行わせ、該アドレス放電をトリ ガとして電極Yi-電極Xo間に放電を行わせて、維持放 電に必要な第1壁電荷を該奇数フレームの表示データに 応じて生成させる奇数フレームアドレス手段と、

該第1壁電荷が生成された後に、o=2i-1、i=1 ~nについて、該電極Yi-電極Xo間に第1交流維持パ ルスを供給する奇数フレーム維持手段と、

e=2i、i=1~nについて、該電極Yiと偶数フレ ームの表示データに応じて選択した該アドレス電極との 間でアドレス放電を行わせ、該アドレス放電をトリガと して電極Yi-電極Xe間に放電を行わせて、維持放電に 必要な第2壁電荷を該偶数フレームの表示データに応じ て生成させる偶数フレームアドレス手段と、

該第2壁電荷が生成された後に、o=2i-1、i=1~nについて、該電極Yi-電極Xe間に第2交流維持パ ルスを供給する偶数フレーム維持手段と、

を有することを特徴とするプラズマディスプレイ装置。 【請求項9】 上記電極Xo、電極Yi及び電極Xeは、

該電極Yiの中央線に関し略対称形であり、いずれも、 上記基板に形成された透明電極と、

4

該透明電極に形成され、該透明電極より幅が狭い金属電 極とを有し、

該電極Xo及びXeの該金属電極は、該透明電極の、該電 極Yiから離れる側に配置されていることを特徴とする 請求項8記載の装置。

【請求項10】 上記電極Xo、電極Yi及び電極Xe は、該電極Yiの中央線に関し略対称形であり、

該電極Yiは上記基板に形成された金属電極であり、 該電極 Xo及び該電極 Xeいずれも、

該基板に形成された透明電極と、

該透明電極に形成され、該透明電極より幅が狭い金属電 極とを有し、

該電極Xo及びXeの該金属電極は、該透明電極の、該電 極Yiから離れる側に配置されていることを特徴とする 請求項8記載の装置。

【請求項11】 基板に、維持放電を行うための複数の 維持電極が互いに平行に形成され、該基板と離間し対向 該透明電極の中央線に沿って該透明電極に形成され、該 20 配置された他の基板に、該維持電極と離間して交差する ように複数のアドレス電極が互いに平行に形成されたプ ラズマディスプレイパネルにおいて、

> 隣り合う該維持電極の間のうち非表示行である電極間に 遮光体が配置されていることを特徴とするプラズマディ スプレイパネル。

【請求項12】 上記プラズマディスプレイパネルは、 上記アドレス電極が蛍光体で被われ、

上記遮光体は、観察者側の面が該蛍光体よりも暗い色で あることを特徴とする請求項11記載のプラズマディス 30 プレイパネル。

【請求項13】基板に、i=1~nについて互いに平行 な電極XiとYiとの組が順に配置され、該基板又は該基 板と離間し対向配置された他の基板に、該電極Xi及び Yiと離間して交差するように複数のアドレス電極が配 置され、 $i=1\sim n-1$ について非表示行である電極Yi-電極Xi+l間の前方に遮光体が配置されたプラズマデ ィスプレイパネルと、

電極駆動回路とを有し、該電極駆動回路は、

リセット期間において、i=1~n-1につき、該電極 40 Xiの印加電圧波形と該電極Yiの印加電圧波形とを同相 にし電極Xnの印加電圧波形と電極Ynの印加電圧波形と を同相にして、該電極Yi-電極Xi+l間で放電を行わせ るリセット手段と、

該リセット期間経過後のアドレス期間において、i=1 ~nにつき、該電極Xi又は該電極Yiの一方と表示デー タに応じて選択したアドレス電極との間でアドレス放電 を行わせ、該アドレス放電をトリガとして該電極Xi-電極Yi間に放電を行わせて、維持放電に必要な壁電荷 を該表示データに応じて生成させるアドレス手段と、

50 該アドレス期間経過後のサステイン期間において、i=

l~nにつき、該電極Xi-電極Yi間に交流維持パルスを供給する維持手段と、

を有することを特徴とするプラズマディスプレイ装置。 【請求項14】 維持放電に必要な壁電荷を表示データ に応じて生成させるために、対向して交差する走査電極 との間に放電させるための複数のアドレス電極東が互い に沿って基板に形成されたプラズマディスプレイパネル であって、各アドレス電極東は、

1 単色画素列に対応して互いに沿って該基板に形成されたm本(m≥2)のアドレス電極と、

該基板から見て該m本のアドレス電極の上方に、該アドレス電極の長手方向に沿って各単色画素に対応して配置されたパッドと、

該アドレス電極の長手方向に沿って規則的に各パッドを いずれか1本の該アドレス電極と接続させるコンタクト と

を有することを特徴とするプラズマディスプレイパネル。

【請求項15】 請求項11、12又は14記載のプラ ズマディスプレイパネルと、

表示データに応じて該プラズマディスプレイパネルの電 極に駆動電圧を供給する電極駆動回路と、

を有することを特徴とするプラズマディスプレイ装置。 【請求項16】 基板に、電極X1~Xn+lがこの順に互いに平行に配置され且つi=1~nの各iにつき電極Xiと電極Xi+lの間に電極Yiが配置され、該基板又は該基板と離間し対向配置された他の基板に、該電極X1~Xn+l及び該電極Y1~Ynと離間して交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルの駆動方法であって、

(1) i=1~nについて、該電極Yiと1フレームの 第1フィールドの表示データに応じて選択した該アドレス電極との間で第1アドレス放電を行わせ、該第1アドレス放電をトリガとして電極Yi-電極Xi間に放電を行わせて、維持放電に必要な第1壁電荷を該第1フィールドの表示データに応じて生成させ、

(2) 該第1壁電荷が生成された後に、1からnまでの間の奇数 o 及び偶数 e について、電極 Yo-電極 Xo間に第1交流維持パルスを供給し、電極 Ye-電極 Xe間に第2交流維持パルスを供給し、

(3) $i=1\sim n$ について、電極 Yi と 1 フレームの第 2 フィールドの表示データに応じて選択した該アドレス 電極との間で第 2 アドレス放電を行わせ、該第 2 アドレス放電をトリガとして電極 Yi 一電極 Xi +1間に放電を行わせて、維持放電に必要な第 2 壁電荷を該第 2 フィールドの表示データに応じて生成させ、

(4) 該第2壁電荷が生成された後に、1からnまでの間の奇数 o 及び偶数 e について、電極 Yo-電極 Xo+1間に第3交流維持パルスを供給し、電極 Ye-電極 Xe+1間に第4交流維持パルスを供給する、

ことを特徴とするプラズマディスプレイパネル駆動方法 【請求項17】 上記ステップ (2) において、上記電極Yoの印加電圧波形と上記電極Xeの印加電圧波形とが 互いに同相になり、上記電極Yeの印加電圧波形と上記 電極Xoの印加電圧波形とが互いに同相になり、かつ、 上記第1交流維持パルスと上記第2交流維持パルスとが 互いに逆相になるように、該第1及び第2の交流維持パルスを ルスを供給し、

上記ステップ(4)において、該電極Yoの印加電圧波 10 形と該電極Xoの印加電圧波形とが同相になり、該電極 Yeの印加電圧波形と該電極Xeの印加電圧波形とが同相 になり、かつ、上記第3交流維持パルスと上記第4交流 維持パルスとが互いに逆相になるように、該第3及び第 4の交流維持パルスを供給する、

ことを特徴とする請求項16記載の方法。

【請求項18】 基板に、o=2i-1、e=2i、i=1~nについて電極Xo、電極Yi及び電極Xeがこの順に互いに平行に配置され、該基板又は該基板と離間して対向配置された他の基板に、該電極Xo、Yi及びXe20と離間して交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルの駆動方法であって、o=2i-1、i=1~nについて、該電極Yiと奇数フレームの表示データに応じて選択した該アドレス電極との間でアドレス放電を行わせ、該アドレス放電をトリガとして電極Yi-電極Xo間に放電を行わせて、維持放電に必要な第1壁電荷を該奇数フレームの表示データに応じて生成させ、

該第1壁電荷が生成された後に、o=2i-1、i=1 ~nについて、該電極Yi-電極Xo間に第1交流維持パ 30 ルスを供給し、

e=2i、i=1~nについて、該電極Yiと偶数フレームの表示データに応じて選択した該アドレス電極との間でアドレス放電を行わせ、該アドレス放電をトリガとして電極Yi-電極Xe間に放電を行わせて、維持放電に必要な第2壁電荷を該偶数フレームの表示データに応じて生成させ、

該第2壁電荷が生成された後に、o=2i-1、i=1 ~ n について、該電極 Yi- 電極 Xe 間に第2 交流維持パルスを供給する、

40 ことを特徴とするプラズマディスプレイパネル駆動方 生

【請求項19】基板に、 $i=1\sim n$ について互いに平行な電極XiとYiとの組が順に配置され、該基板又は該基板と離間し対向配置された他の基板に、該電極Xi及びYiと離間して交差するように複数のアドレス電極が配置され、 $i=1\sim n-1$ について非表示行である電極Yi一電極Xi+1間の前方に遮光体が配置されたプラズマディスプレイパネルの駆動方法であって、

リセット期間において、i=l~n-lにつき、該電極 ンXiの印加電圧波形と該電極Yiの印加電圧波形とを同相 にし且つ電極Xi+lの印加電圧波形と電極Yi+lの印加電圧波形とを同相にして、該電極Yi-電極Xi+l間で放電を行わせ、

該リセット期間経過後のアドレス期間において、i=1~nにつき、該電極Xi又は該電極Yiの一方と表示データに応じて選択したアドレス電極との間でアドレス放電を行わせ、該アドレス放電をトリガとして該電極Xiー電極Yi間に放電を行わせて、維持放電に必要な壁電荷を該表示データに応じて生成させ、

該アドレス期間経過後のサステイン期間において、i=1~nにつき、該電極Xi-電極Yi間に交流維持パルスを供給する、

ことを特徴とするプラズマディスプレイパネル駆動方法。

【請求項20】 請求項13記載のプラズマディスプレイパネルに対する駆動方法であって、

上記m本のアドレス電極に接続されたパッドと対向する m本の上記走査電極を同時に選択し、

該m本のアドレス電極に同時に、対応する行の表示データに応じた電圧を印加し、

m本単位で該走査電極を走査することを特徴とするプラ ズマディスプレイパネル駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、面放電AC型プラズマディスプレイパネル及びその駆動方法並びにこれを用いたプラズマディスプレイ装置に関する。

[0002]

【従来の技術】プラズマディスプレイパネル(PDP)は、自己発光型であるので視認性が良く、薄型で大画面表示及び高速表示が可能であることから、CRTに替わる表示パネルとして注目されている。特に面放電AC型PDPは、フルカラー表示に適しており、ハイビジョン分野で期待され、高画質化が要求されている。高両細化、高精細化、高階調化、高輝度化、黒表示の低輝度化、高コントラスト化等がある。高精細化は、画変化により達成され、高階調化は、フレーム内のサブフィールド数を増加させることにより達成され、高輝度化は、維持放電回数を多くすることにより達成され、馬舞示の低輝度化は、リセット期間における発光量を低減することにより達成される。

【0003】図30は、従来のAC型かつ面放電型のプラズマディスプレイパネル(PDP)PDP10Pの概略構成を示す。対向するガラス基板の一方(観測者側)には、電極X1~X5が等ピッチで互いに平行に形成され、これらに電極Y1~Y5がそれぞれ平行に対をなして形成されている。他方のガラス基板には、これら電極と直交する方向にアドレス電極A1~A6が形成され、その上に全面的に蛍光体が被着されている。対向するガラス基板の間には、1画素の放電が隣接画素に影響して

誤表示されないようにするために、隔壁171~177 と隔壁191~196とが互いに交差して格子状に配列 されている。

【0004】面放電型は、同一面上の隣合う電極間で放電が生ずるので、対向面に形成された蛍光体にイオンが衝突して蛍光体が劣化するのを防止することができるという利点を有する。しかし、表示行し1~L5の各々に一対の電極が配置されているので、画素ピッチを狭くするのが制限され、高精細化が妨げられる。また、電極数10が多いので、駆動回路の規模が大きくなる。

【0005】そこで、図31に示すようなPDP10Qが提案されている(特開平5-2993号公報、特開平2-220330号公報)。PDP10Qは、面放電電極である電極X1~X5及びY1~Y4の中央線に沿って隔壁191~199が配置されており、両側の電極X1及びX5を除いた電極X2~X4及び電極Y1~Y4は、アドレス電極方向に隣り合う表示行で兼用される。これにより、電極数がほぼ半減するので、画素ピッチを狭くすることができ、図30の場合よりも高精細化が可能となる。また、駆動回路の規模を低減することができる。

[0006]

30

【発明が解決しようとする課題】しかし、上記公報で は、表示行し1~L8について線順次に書き込みを行っ ており、隔壁191~199が存在しなければアドレス 電極方向の隣り合う画素について放電が影響し、誤表示 されるので、隔壁191~199を除去することができ ず、画素ピッチの縮小による髙精細化が妨げられる。ま た、電極の中央線に沿って隔壁191~199を備える のは容易でなく、PDP10Qが高価になる原因とな る。さらに、上記公報では、電極印加電圧波形が具体的 に開示されておらず、実用化されていない。面放電電極 方向の隔壁を除去するためには、図30の構成におい て、隔壁191~196の各々の両側の電極間を広くし てその電界を低減しなければならないので、画索ピッチ が増加し、髙精細化が妨げられる。例えば、電極X1-Y 1 間が 5 0 μ m のとき電極 Y 1 - X 2 間が 3 0 0 μ m にされる。

【0007】また、リセット期間での全面放電発光により、無表示の輝度が上昇して表示品質が低下する。さらに、上記蛍光体が白色又は淡い灰色であるので、明るい場所でPDPの画像を見ると、外光が非表示行の蛍光体で反射されて、画像のコントラストが低下する。

【0008】また、同時に1行しかアドレスすることができないので、アドレス期間を縮小することができず、サブフィールド数増加による高階調化又は維持放電回数増加による高輝度化が妨げられる。このような問題点に鑑み、本発明の包括的な目的は、高画質化を図ることができるプラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置を提供することにあり、

20

30

より具体的には次の通りである。

【0009】すなわち、本発明の第1目的は、画素ピッチをより縮小して高精細化を図ることができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することにある。本発明の第2目的は、リセット期間での全面放電発光による黒表示品質の低下を抑制することができるプラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置を提供することにある。

【0010】本発明の第3目的は、非表示行からの反射 光を低減して画像のコントラストを向上させることがで きるプラズマディスプレイパネル及びその駆動方法並び にプラズマディスプレイ装置を提供することにある。本 発明の第4目的は、同時に複数行アドレスすることによ りアドレス期間を短縮して、高階調化又は高輝度化を図 ることができるプラズマディスプレイパネル及びその駆 動方法並びにプラズマディスプレイ装置を提供すること にある。

[0011]

【課題を解決するための手段及びその作用効果】第1発 明に係るプラズマディスプレイ装置では、例えば図1~ 8に示す如く、基板に、電極X1~Xn+lがこの順に互い に平行に配置され且つ $i = 1 \sim n$ の各iにつき電極Xiと電極Xi+lの間に電極Yiが配置され、該基板又は該基 板と離間し対向配置された他の基板に、該電極X1~Xn +1及び該電極Y1~Ynと離間して交差するように複数の アドレス電極が配置されたプラズマディスプレイパネル と、電極駆動回路とを有し、該電極駆動回路は、i=1 ~nについて、該電極Yiと1フレームの第1フィール ドの表示データに応じて選択した該アドレス電極との間 で第1アドレス放電を行わせ、該第1アドレス放電をト リガとして電極Yi-電極Xi間に放電を行わせて、維持 放電に必要な第1壁電荷を該第1フィールドの表示デー タに応じて生成させる第1フィールドアドレス手段と、 **該第1壁電荷が生成された後に、1からnまでの間の奇** 数0及び偶数eについて、電極Yo-電極Xo間に第1交 流維持パルスを供給し、電極Ye-電極Xe間に第2交流 維持パルスを供給する第1フィールド維持手段と、i= 1~nについて、電極Yiと1フレームの第2フィール ドの表示データに応じて選択した該アドレス電極との間 で第2アドレス放電を行わせ、該第2アドレス放電をト リガとして電極Yi-電極Xi+l間に放電を行わせて、維 持放電に必要な第2壁電荷を該第2フィールドの表示デ ータに応じて生成させる第2フィールドアドレス手段 と、該第2壁電荷が生成された後に、1からnまでの間 の奇数 o 及び偶数 e について、電極 Yo-電極 Xo+1間に 第3交流維持パルスを供給し、電極Ye-電極Xe+l間に 第4交流維持パルスを供給する第2フィールド維持手段 と、を有する。

【0012】この第1発明によれば、奇数フィールドの

表示行と偶数フィールドの表示行とが放電に関し互いに 影響しないようすることができるので、プラズマディス プレイパネルの電極 X 1~ X n+1 及び電極 Y 1~ Y n上の中 央線に沿って隔壁を備える必要がなく、これにより、プ ラズマディスプレイパネルの製造が容易になって安価に なり、かつ、画案ピッチを縮小して髙精細化を達成する ことができるという効果を奏する。

【0013】第1発明の第1態様では、例えば図7及び

10

図8に示す如く、上記第1フィールド維持手段は、上記 電極Yoの印加電圧波形と上記電極Xeの印加電圧波形と が互いに同相になり、上記電極Yeの印加電圧波形と上 記電極Xoの印加電圧波形とが互いに同相になり、か つ、上記第1交流維持パルスと上記第2交流維持パルス とが互いに逆相になるように、該第1及び第2の交流維 持パルスを供給し、上記第2フィールド維持手段は、該 電極Yoの印加電圧波形と該電極Xoの印加電圧波形とが 同相になり、該電極Yeの印加電圧波形と該電極Xeの印 加電圧波形とが同相になり、かつ、上記第3交流維持パ ルスと上記第4交流維持パルスとが互いに逆相になるよ うに、該第3及び第4の交流維持パルスを供給する。 【0014】この第1態様によれば、奇数フィールドの 表示行と偶数フィールドの表示行とが放電に関し互いに 影響せず、効果的である。第1発明の第2態様では、例 えば図9~図11に示す如く、上記第1フィールドアド レス手段は、第1期間において、上記電極X1~Xn+lの うち奇数番目の全ての電極に直流電圧を印加し、かつ、 上記電極Yoに該直流電圧と反対極性の電圧のパルスを 印加し、第2期間において、該電極X1~Xn+lのうち偶 数番目の全ての電極に該直流電圧を印加しておき、上記 電極Yeに該直流電圧と反対極性の電圧のパルスを印加

し、上記第2フィールドアドレス手段は、第3期間にお

いて、該電極X1~Xn+lのうち偶数番目の全ての電極に

該直流電圧を印加し、かつ、該電極Yoに該直流電圧と

反対極性の電圧のパルスを印加し、第4期間において、

該電極X1~Xn+1のうち奇数番目の全ての電極に該直流

電圧を印加しておき、該電極Yeに該直流電圧と反対極

性の電圧のパルスを印加する。

【0015】この第2態様によれば、奇数フィールド及び偶数フィールドの各々のアドレス期間において、電極 X1~Xn+1の奇数番目のグループ及び偶数番目のグループの各々に、幅広の1個のパルスを供給すればよいので、電極Y1~Ynの走査毎にこれらグループの一方にパルスを供給する場合よりも消費電力を低減でき、また、電極駆動回路の構成が簡単になるという効果を奏する。【0016】第1発明の第3態様では、例えば図12に示す如く、上記第1フィールドアドレス手段は、上記電極Yi-電極Xi間に放電を行わせるときに上記電極Yiと上記電極Xiとに互いに反対極性の電圧のパルスを印加し、上記第2フィールドアドレス手段は、上記電極Yi-電極Xi+1間に放電を行わせるときに該電極Yiと上

30

記電極Xi+lとに互いに反対極性の電圧のパルスを印加する。

【0017】この第3態様によれば、アドレス期間にお いて電極X1~Xn+1には必要なパルスのみ供給され、電 極X1~Xn+1の奇数番目のグループ及び偶数番目のグル ープに共通に供給される場合よりも消費電力が低減され るという効果を奏する。 第1発明の第4態様では、例 えば図13及び図14に示す如く、上記第1及び第2の フィールドアドレス手段は、直流パルス列の第1電圧波 形を生成する第1サステイン回路と、該第1電圧波形と 位相が180° ずれた第2電圧波形を生成する第2サス テイン回路と、上記電極Yo、Ye、Xo及びXeに該第1 電圧波形と該第2電圧波形との一方を選択的に供給する ためのスイッチング素子を備えたスイッチング回路と、 上記第1壁電荷が生成された後に、該電極Yo及びXeに 該第1電圧波形を供給させ、かつ、該電極Ye及びXoに 該第2電圧波形を供給させ、上記第2壁電荷が生成され た後に、該電極Yo及びXoに該第1電圧波形を供給さ せ、かつ、該電極Ye及びXeに該第2電圧波形を供給さ せるように、該スイッチング回路のスイッチング素子を 制御する制御回路と、を有する。

【0018】この第4態様によれば、第1サステイン回 路及び第2サステイン回路の出力が切り換えられて電極 Yo駆動回路、電極Ye駆動回路、電極Xo駆動回路及び 電極Xe駆動回路で利用されるので、電極駆動回路の構 成が簡単になるという効果を奏する。第1発明の第5態 様では、例えば図5に示す如く、上記第1フィールド及 び上記第2フィールドはいずれも維持放電パルス数が互 いに異なる複数のサブフィールドからなり、上記電極駆 動回路はさらに、例えば図16、17に示す如く、該第 1フィールドの最初のサブフィールドにおいて上記第1 アドレス放電の前に、全画索について壁電荷を消去させ 又は全画索について壁電荷を生成させるためにi=1~ nについて電極Yi-電極Xi間及び電極Yi-電極Xi+l 間で放電を行わせ、該第1フィールドの2番目以降のサ ブフィールドにおいて、該第1アドレス放電の前に、該 第1フィールドの画案についてのみ壁電荷を消去させ又 は壁電荷を生成させるために、1からnまでの間の奇数 o及び偶数eについて、電極Yo-電極Xo間に放電D1 を行わせ、該放電D1から時間的にずらして電極Ye-電極Xe間に放電D2を行わせる第1フィールドリセッ ト手段と、該第2フィールドの最初のサブフィールドに おいて上記第2アドレス放電の前に、全画索について壁 電荷を消去させ又は全画素について壁電荷を生成させる ためにi=1~nについて電極Yi-電極Xi間及び電極 Yi-電極Xi+l間で放電を行わせ、該第2フィールドの 2番目以降のサブフィールドにおいて、該第2アドレス 放電の前に、該第2フィールドの画素についてのみ壁電 荷を消去させ又は壁電荷を生成させるために、1からn までの間の奇数 o 及び偶数 e について、電極 Yo-電極

Xo+l間に放電D3を行わせ、該放電D3から時間的にずらして電極Ye-電極Xe+l間に放電D4を行わせる第 2フィールドリセット手段と、を有する。

12

【0019】この第5態様によれば、無効発光が低減されるので、黒表示の輝度が低下して表示品質が向上するという効果を奏する。第1発明の第6態様では、上記電極X1~Xn+1及び電極Y1~Ynはいずれも、上記基板に形成された透明電極と、該透明電極の中央線に沿って該透明電極に形成され、該透明電極より幅が狭い金属電極10と、を有する。

【0020】第2発明に係るプラズマディスプレイ装置 では、例えば図18~図23に示す如く、基板に、o= 2i-1、e=2i、i=1~nについて電極 X_0 、電 極Yi及び電極Xeがこの順に互いに平行に配置され、該 基板又は該基板と離間して対向配置された他の基板に、 該電極Xo、Yi及びXeと離間して交差するように複数 のアドレス電極が配置されたプラズマディスプレイパネ ルと、電極駆動回路とを有し、該電極駆動回路は、o= 2i-1、i=1~nについて、該電極Yiと奇数フレ ームの表示データに応じて選択した該アドレス電極との 間でアドレス放電を行わせ、該アドレス放電をトリガと して電極Yi-電極Xo間に放電を行わせて、維持放電に 必要な第1壁電荷を該奇数フレームの表示データに応じ て生成させる奇数フレームアドレス手段と、該第1壁電 荷が生成された後に、o=2i-1、i=1~nについ て、該電極Yi-電極Xo間に第1交流維持パルスを供給 する奇数フレーム維持手段と、e=2i、i=1~nに ついて、該電極Yiと偶数フレームの表示データに応じ て選択した該アドレス電極との間でアドレス放電を行わ せ、該アドレス放電をトリガとして電極Yi-電極Xe間 に放電を行わせて、維持放電に必要な第2壁電荷を該偶 数フレームの表示データに応じて生成させる偶数フレー ムアドレス手段と、該第2壁電荷が生成された後に、o = 2 i - 1、 i = 1 ~ n について、該電極 Y i - 電極 X e 間に第2交流維持パルスを供給する偶数フレーム維持手 段と、を有する。

【0021】この第2発明によれば、奇数フレームの表示行と偶数フレームの表示行とが放電に関し互いに影響しないので、プラズマディスプレイパネルの電極Xo、40 Yi及びXe上の中央線に沿って隔壁を備える必要がなく、これにより、プラズマディスプレイパネルの製造が容易になって安価になり、かつ、画案ピッチを縮小して高精細化を達成することができるという効果を奏する。【0022】また、平行な3本の電極で2表示行を形成しているので平行な4本の電極で2表示行を形成している従来例よりも画素ピッチを短くでき、高精細化が可能であるという効果を奏する。また、電極YI~Ynを偶数と奇数とに分割する必要がないので、構成が簡単になるという効果を奏する。さらに、フレーム毎のインタレース走査により、ノンインタレース走査の場合よりもアド

レス期間を半分に短縮することができるので、維持放電 期間が長くなり、これによりサブフレーム数を多くして 多階調化が可能となり又は維持放電回数を多くして髙輝 度化が可能になるという効果を奏する。

【0023】第2発明の第1態様では、例えば図19に 示す如く、上記電極Xo、電極Yi及び電極Xeは、該電 極Yiの中央線に関し略対称形であり、いずれも、上記 基板に形成された透明電極と、該透明電極に形成され、 該透明電極より幅が狭い金属電極とを有し、該電極Xo 及びXeの該金属電極は、該透明電極の、該電極Yiから 離れる側に配置されている。

【0024】この第1態様によれば、例えば電極 Xo-電極Yi間に電圧を供給した場合に、電極Xo上の電界は 金属電極側で強くなるので、髙精細化のために電極ピッ チを狭くしても、画素面積を、金属電極を透明電極の中 央線に形成した場合よりも実質的に広くすることができ るという効果を奏する。電極Xo及びXeの電極Yiと反 対側は非表示行であるので、このようにしても問題はな く、かつ、非表示行を実質的に狭くすることができるの で好ましい。

【0025】第2発明の第2態様では、例えば図24に 示す如く、上記電極Xo、電極Yi及び電極Xeは、該電 極Yiの中央線に関し略対称形であり、該電極Yiは上記 基板に形成された金属電極であり、該電極Xo及び該電 極Xeいずれも、該基板に形成された透明電極と、該透 明電極に形成され、該透明電極より幅が狭い金属電極と を有し、該電極Xo及びXeの該金属電極は、該透明電極 の、該電極Yiから離れる側に配置されている。

【0026】この第2態様によれば、電極Yiが細幅と なるので、電極Yiに走査パルスを供給した時の消費電 力が低減されるという効果を奏する。また、画案ピッチ をより狭くすることが可能となるという効果を突する。 第3発明では、基板に、維持放電を行うための複数の維 持電極が互いに平行に形成され、該基板と離間し対向配 置された他の基板に、該維持電極と離間して交差するよ うに複数のアドレス電極が互いに平行に形成されたプラ ズマディスプレイパネルにおいて、隣り合う該維持電極 の間のうち非表示行である電極間に遮光体が配置されて いる。

【0027】この第3発明によれば、遮光体により、非 表示行での放電発光による黒表示品質の低下を抑制する ことができるという効果を奏する。第3発明の第1態様 では、上記プラズマディスプレイパネルは、上記アドレ ス電極が蛍光体で被われ、上記遮光体は、観察者側の面 が該蛍光体よりも暗い色である。

【0028】この第1態様によれば、外光が非表示行の 遮光体で吸収されるので、明るい場所に配置されたPD Pの画像のコントラストが、外光が非表示行の蛍光体で 反射されて観察者の目に入る場合よりも向上するという 効果を奏する。第4発明に係るプラズマディスプレイ装 50

置では、例えば図25及び図26に示す如く、基板に、 $i = 1 \sim n$ について互いに平行な電極 Xiと Yiとの組が 順に配置され、該基板又は該基板と離間し対向配置され た他の基板に、該電極Xi及びYiと離間して交差するよ うに複数のアドレス電極が配置され、i=1~n-1に ついて非表示行である電極Yi-電極Xi+l間の前方に遮 光体が配置されたプラズマディスプレイパネルと、電極 駆動回路とを有し、該電極駆動回路は、リセット期間に おいて、i=1~n-1につき、該電極Xiの印加電圧 10 波形と該電極 Yiの印加電圧波形とを同相にし且つ電極 Xi+lの印加電圧波形と電極 Yi+lの印加電圧波形とを同 相にして、該電極Yi-電極Xi+l間で放電を行わせるリ セット手段と、該リセット期間経過後のアドレス期間に おいて、i=1~nにつき、該電極Xi又は該電極Yiの 一方と表示データに応じて選択したアドレス電極との間 でアドレス放電を行わせ、該アドレス放電をトリガとし て該電極Xi-電極Yi間に放電を行わせて、維持放電に 必要な壁電荷を該表示データに応じて生成させるアドレ ス手段と、該アドレス期間経過後のサステイン期間にお 20 いて、i=1~nにつき、該電極Xi-電極Yi間に交流 維持パルスを供給する維持手段と、を有する。

14

【0029】この第4発明によれば、遮光体により、プ ライミングのための放電の際の発光による黒表示品質の 低下を抑制することができるという効果を奏する。遮光 体により高精細化が妨げられるが、図30の従来構成と 比較すれば、隔壁191~196を形成する必要がない ので、製造容易であり且つ画素ピッチをより短くするこ とができるという効果を奏する。

【0030】第5発明では、例えば図27~図29に示 す如く、維持放電に必要な壁電荷を表示データに応じて 生成させるために、対向して交差する走査電極との間に 放電させるための複数のアドレス電極束が互いに沿って 基板に形成されたプラズマディスプレイパネルであっ て、各アドレス電極東は、1単色画案列に対応して互い に沿って該基板に形成されたm本 (m≥2) のアドレス 電極と、該基板から見て該m本のアドレス電極の上方 に、該アドレス電極の長手方向に沿って各単色画案に対 応して配置されたパッドと、該アドレス電極の長手方向 に沿って規則的に各パッドをいずれか1本の該アドレス 40 電極と接続させるコンタクトと、を有する。

【0031】この第5発明によれば、同時に複数行アド レスすることができ、アドレス期間が短縮されるので、 その分、サブフレーム数を多くして多階調化が可能とな り又は維持放電回数を多くして高輝度化が可能になると いう効果を奏する。第6発明に係るプラズマディスプレ イパネル駆動方法は、上記第1発明のプラズマディスプ レイ装置を動作させることにより実施される。

【0032】第6発明の第1態様は、上記第1発明の第 L態様のプラズマディスプレイ装置を動作させることに より実施される。第7発明に係るプラズマディスプレイ

50

16

パネル駆動方法は、上記第2発明のプラズマディスプレ イ装置を動作させることにより実施される。第8発明に 係るプラズマディスプレイパネル駆動方法は、上記第4 発明のプラズマディスプレイ装置を動作させることによ り実施される。

【0033】第9発明に係るプラズマディスプレイパネ ル駆動方法は、上記第5発明のプラズマディスプレイパ ネルに対する駆動方法であって、上記m本のアドレス電 極に接続されたパッドと対向するm本の上記走査電極を 同時に選択し、該m本のアドレス電極に同時に、対応す る行の表示データに応じた電圧を印加し、m本単位で該 走査電極を走査する。

[0034]

【発明の実施の形態】以下、図面に基づいて本発明の実 施形態を説明する。

[第1実施形態] 図1は、本発明の第1実施形態のPD P10を示す。図1では、表示行L1のみについて画素 を点線で示している。説明の簡単化のために、 PDP1 0の画素数を、モノクロ画素換算で6×8=48として いる。本発明は、カラー又はモノクロのいずれにも適用 でき、カラーの1画素はモノクロの3画素に相当する。 【0035】PDP10は、製造を容易にしかつ画素ピ ッチを縮小して高精細化を図るために、図31のPDP 10Qから隔壁191~199を除去した構成となって いる。この除去により隣合う表示行間の影響で誤放電が 生じないように、後述の如く面放電の電極間L1~L8 の奇数行と偶数行とで維持パルス電圧波形が互いに逆相 になるようにインターレース走査する(従来のインター レース走査では、L2、L4、L6、L8が完全非表示 行であったので、奇数フィールドで行し1、し5を走査 30 し偶数フィールドで行し3、し7を走査していた)。

【0036】図2は、カラー画索10aの対向面間を広 げた状態を示す。図3は、カラー画案10aの、電極X 1に沿った縦断面を示す。ガラス基板11の一面には、 IT0膜等の透明電極121及び122が互いに平行に 配置され、透明電極121及び122の長手方向に沿っ た電圧低下を低減するために、銅等の金属電極131及 び132がそれぞれ透明電極121及び122上の中央 線に沿って形成されている。透明電極121と金属電極 131とで電極X1が構成され、透明電極122と金属 電極132とで電極Y1が構成されている。ガラス基板 11、電極X1及び電極Y1上には、壁電荷保持用の誘 電体14が被着され、さらにその上にMgO保護膜15 が被着されている。

【0037】一方、ガラス基板16の、MgO保護膜1 5と対向する面には、電極X1及びY1と直交する方向 に、アドレス電極A1、A2、A3及びこれらの間を仕 切る隔壁171~173が形成されている。隔壁171 と隔壁172との間、隔壁172と隔壁173との間及 び隔壁173と隔壁174との間にはそれぞれ、放電に より生じた紫外線が入射して赤色光を発する蛍光体18 1、緑色光を発する蛍光体182及び背色光を発する蛍 光体183が被着されている。蛍光体181~183と MgO保護膜15との間の放電空間には、例えばNe+ Xeペニング混合ガスが封入されている。

【0038】隔壁171~174は、放電により生じた 紫外線が隣接画素に入射するのを防止し、また、放電空 間を形成するためのスペーサとして機能する。蛍光体1 81~183を同一物質にすれば、PDP10はモノク ロ表示用となる。図4は、上記構成のPDP10を用い たプラズマディスプレイ装置20の概略構成を示す。

【0039】制御回路21は、外部から供給される表示 データDATAをPDP10用のデータに変換して、ア ドレス回路22のシフトレジスタ221に供給し、ま た、外部から供給されるクロックCLK、垂直同期信号 VSYNC及び水平同期信号HSYNCに基づき、各種 制御信号を生成して、構成要素22~27、281及び 282へ供給する。

【0040】図7及び図8に示すような電圧波形を電極 20 に印加するために、電源回路29から、アドレス回路2 2へ電圧Vaw、Va及びVeが供給され、奇数Yサス テイン回路24及び偶数Yサステイン回路25の各々へ 電圧-Vc、-Vy及びVsが供給され、奇数Xサステ イン回路26及び偶数Xサステイン回路27の各々へ電 圧Vw、Vx及びVsが供給される。

【0041】ボックス221中の数値は、互いに同一構 成の要素を識別するためのものであり、例えば221

(3) はシフトレジスタ221の第3ピットである。他 の構成要素についても同様である。アドレス回路22で は、アドレス期間において、制御回路21から1行分の 表示データがシフトレジスタ221に供給されると、ピ ット221(1)~(6)がそれぞれラッチ回路222 のピット222(1)~(6)に保持され、その値に応 じて、ドライバ223(1)~(6)内の不図示のスイ ッチがオン/オフ制御され、電圧Va又はOVの2値電 圧パターンがアドレス電極A1~A6に供給される。

【0042】走査回路23は、シフトレジスタ231と ドライバ232とを備えている。アドレス期間では、シ フトレジスタ231の直列データ入力端に各VSYNC 40 サイクルの最初のアドレスサイクルのみ 11 が供給さ れ、これがアドレスサイクルに同期してシフトされる。 シフトレジスタ231のピット231 (1) ~ (4) の 値により、ドライバ232(1)~(6)内の不図示の スイッチがオン/オフ制御され、選択電圧-Vy又は非 選択電圧-Vcが電極Y1~Y4に印加される。すなわ ち、シフトレジスタ231のシフトにより電極Y1~Y 4が順に選択され、選択された電極Yに選択電圧-Vy が印加され、非選択の電極Yに非選択電圧-Vcが印加 される。これら電圧-Vy及び-Vcは、奇数Yサステ イン回路24及び偶数Yサステイン回路25から供給さ

れる。サステイン期間では、奇数Yサステイン回路24 からドライバ232(1)及び(3)を介してY電極の うち奇数番目の電極 Y1及びY3に、第1の維持パルス 列が供給され、偶数Yサステイン回路25からドライバ 232(2)及び(4)を介してY電極のうち偶数番目 の電極Y2及びY4に、第1の維持パルス列と位相が1 80° ずれた第2の維持パルス列が供給される。

【0043】電極Xの回路では、サステイン期間におい て、奇数 X サステイン回路 2 6 からドライバ 2 8 1 を介 し、X電極のうち奇数番目の電極X1、X3及びX5 に、上記第2の維持パルス列が供給され、偶数 X サステ イン回路27から、X電極のうち偶数番目の電極X2及 びX4に、上記第1の維持パルス列が供給される。リセ ット期間においては、Xサステイン回路26及び27か らそれぞれ、電極X1~X5に共通に全面書き込みパル スが供給される。アドレス期間においては、走査パルス に対応して、図7及び図8に示すように、2アドレスサ イクルのパルス列が奇数Xサステイン回路26から、X 電極のうち奇数番目の電極X1、X3及びX5に供給さ れ、該パルス列の位相を180° ずらしたパルス列が、 偶数Xサステイン回路27から、X電極のうち偶数番目 の電極X2及びX4に供給される。

【0044】上記回路223、232、24、25、2 6及び27は、電源回路29から供給される電圧をオン /オフするスイッチング回路である。図5は、表示画像 の1フレームの構成を示す。このフレームは、奇数フィ ールドと偶数フィールドとに2分割され、いずれのフィ ールドも第1~3サブフィールドからなる。各サブフィ ールドにつき、奇数フィールドではPDP10の各電極 に図7に示す波形の電圧を供給して図1の行L1、L 3、L5及びL7を表示させ、偶数フィールドではPD P10の各電極に図8に示す波形の電圧を供給して図1 の行し2、L4、L6及びL8を表示させる。第1~3 サブフィールドでのサステイン期間はそれぞれT1、2 T1及び4T1となっており、各サブフィールドではそ の期間の長さに比例した回数だけ維持放電が行われる。 これにより、輝度が8階調となる。同様に、サブフィー ルド数を8にし、サステイン期間の比を1:2:4: 8:16:32:64:128とすれば、輝度が256 階調となる。

【0045】アドレス期間での表示行の走査は、図6 (A)の〇内の番号順に行われる。すなわち、奇数フィ ールドでは表示行し1、し3、し5及びし7の順に走査 され、偶数フィールドでは表示行し2、し4、し6及び し8の順に走査される。次に、奇数フィールドでの動作 を図7に基づいて説明する。図7中のW、E、A及びS はそれぞれ全面掛き込み放電、全面自己消去放電、アド レス放電及び維持放電が生ずる時点を示している。以 下、簡単化のために次のように総称する。

【0046】X電極:電極X1~X5

奇数X電極:電極X1、X3及びX5

偶数X電極:電極X2及びX4

Y電極:電極Y1~Y4

奇数Y電極:電極Y1及びY3 偶数Y電極:電極Y2及びY4

アドレス電極:アドレス電極A1~A6

また、

Vfxy: 隣合うX電極とY電極との間の放電開始電圧 Vfay:対向するアドレス電極とY電極との間の放電

10 開始電圧

20

Vwall: 隣合うX電極とY電極との間の放電により生じ た壁電荷による、正の壁電荷と負の壁電荷との間の電圧 (壁電圧)

とする。例えば、Vfxy=290V、Vfay=18 OVである。また、アドレス電極とY電極との間をA-Y電極間と称し、他の電極間についても同様に称す。

【0047】(1) リセット期間

リセット期間では、X電極に供給される電圧波形は全面 書き込みパルスで互いに同一であり、Y電極に供給され る電圧波形はOVで互いに同一であり、アドレス電極に 供給される電圧波形は中間電圧パルスで互いに同一であ る。最初、各電極の印加電圧はOVとなっている。リセ ット期間の前のサステイン期間の最後の維持パルスによ り、点灯画素のMg O保護膜15上には、X電極側に正 の壁電荷が存在しY電極側に負の壁電荷が存在する。消 灯画素のX電極側及びY電極側には壁電荷が殆ど存在し ない。

【0048】a≤t≤bにおいて、X電極に電圧Vwの リセットパルスが供給され、アドレス電極に電圧Vaw 30 の中間電圧パルスが供給される。例えばVw=310V であって、Vw>Vfxyであり、壁電荷の有無に係わ らず隣り合うX-Y電極間、すなわち表示行L1~L8 のX-Y電極間で全面虧き込み放電Wが生じ、生じた電 子及び正イオンがX-Y電極間電圧Vwによる電界で引 かれて逆極性の壁電荷が生じ、これにより放電空間の電 界強度が低減し、1~数μsで放電が終結する。電圧V awはVw/2程度であり、リセットパルス印加時には A-X電極間の電圧とA-Y電極間の電圧とが互いに逆 相で絶対値がほぼ等しくなるので、放電により蛍光体に 40 付着する壁電荷の平均はほぼりになる。

【0049】t=bでリセットパルスが立ち下がると、 すなわち壁電圧と逆極性の印加電圧が消失すると、Xー Y電極間の壁電圧Vwallが放電開始電圧Vfxyより大 きくなり、全面自己消去放電Eが生ずる。この際、X電 極、Y電極及びアドレス電極がいずれもOVであるの で、この放電により壁電荷は殆ど生ぜず、放電空間内で イオンと電子が再結合して殆ど完全に中和される。空間 には、再結合しきれない多少の電荷が漂っているが、こ の空間電荷は、次のアドレス放電において、放電を起こ

50 しやすくする種火の役割を果たす。これは、プライミン

グ効果として知られている。

【0050】(2)アドレス放電期間

アドレス期間では、奇数X電極に供給される電圧波形は 互いに同一であり、偶数X電極に供給される電圧波形は 互いに同一であり、非選択のY電極に供給される電圧波 形は電圧-Vcで互いに同一である。Y電極はY1~Y 4の順に選択され、選択された電極に電圧-Vyの走査 パルスが供給され、非選択の電極は電圧-Vcにされ る。例えば、

Vc = Va = 50V、Vy = 150V である。

【0051】(c≤t≤d)電極Y1に電圧-Vyの走査パルスが供給され、アドレス電極には点灯させようとする画素について電圧Vaの書き込みパルスが供給される。次の関係、

Va + Vy > Vfay

が成立しており、点灯させようとする画素についてのみアドレス放電が生じ、逆極性の壁電荷が生じて放電が終結する。このアドレス放電の際、電極Y1と隣合う電極 X1及びX2のうち、電極X1のみに電圧Vxのパルスが供給されている。このアドレス放電でトリガされる場合のX-Y電極間放電開始電圧をVxytとすると、次の関係、

Vx+Vc< Vxyt< Vx+Vy< Vfxyが成立しており、表示行L1のX1-Y1電極間で書き込み放電が生じ、自己放電しない程度の逆極性の壁電荷がX1-Y1電極間に生成されて放電が終結する。他方、表示行L2のX2-Y1電極間では放電が生じない。

【0052】(d \leq t \leq e)電極Y2に電圧-Vyの走査パルスが供給され、偶数X電極に電圧Vxのパルスが供給され、アドレス電極には点灯させようとする画素について電圧Vaの書き込みパルスが供給され、上記同様にして、表示行L3のX2-Y2電極間で書き込み放電が生じ、逆極性の壁電荷が生成され、他方、表示行L4のX3-Y2電極間では放電が生じない。

【0053】以下、 $e \le t \le g$ において上記同様の動作が行われる。このようにして、表示行し1、L3、L5及びL7の順に、点灯しようとする画索について、表示データの書き込み放電が生じ、そのY電極側に正の壁電荷が生成され、そのX電極側に負の壁電荷が生成される。

(3) サステイン期間

サステイン期間では、奇数 X 電極及び偶数 Y 電極に同位相かつ同電圧 V s の維持パルス列が供給され、この維持パルス列の位相を 1 8 0 **(1/2周期) ずらした維持パルス列が偶数 X 電極及び奇数 Y 電極に供給される。また、最初の維持パルスの立ち上がりに同期して、アドレス電極に電圧 V e が供給され、サステイン期間が終了するまで維持される。

【0054】(h≦t≦p)奇数Y電極及び偶数X電極に電圧Vsの維持パルスが供給される。奇数Y-奇数X電極間の画素の実効電圧はVs+Vwallとなり、偶数Y-偶数X電極間の画素の実効電圧はVs-Vwallとなり、奇数X-偶数Y電極間及び偶数X-奇数Y電極間の画素の実効電圧は2Vwallとなる。次の関係、

20

Vs<Vfxy<Vs+Vwall、2Vwall<Vfxy が成立しており、奇数Y-奇数X電極間で維持放電が生 じ、逆極性の壁電荷が生じて放電が終結する。その他の 10 電極間では維持放電が生じない。したがって、奇数フィ ールド内での奇数表示行L1及びL5のみ表示が有効に なる。偶数Y-偶数X電極間では、この初回のみ維持放 電が生じない。

【0055】(q≦t≦r)奇数X電極及び偶数Y電極に電圧Vsの維持パルスが供給される。奇数X-奇数Y電極間及び偶数Y-偶数X電極間の画素の実効電圧はいずれもVs+Vwallとなり、奇数Y-偶数X電極間及び奇数X-偶数Y電極間の実効電圧は0となる。これにより、奇数X-奇数Y電極間及び偶数Y-偶数X電極間で20維持放電が生じ、逆極性の壁電荷が生じて放電が終結する。その他の電極間では維持放電が生じない。したがって、奇数フィールドの全奇数表示行L1、L3、L5及びL7の表示が同時に有効になる。

【0056】以下、上記同様の維持放電が繰り返される。この場合、図7中に記載した壁電荷から明らかなように、非表示行の奇数Y-偶数X電極間及び奇数X-偶数Y電極間の画素の実効電圧は0となる。サステイン期間の最後の維持放電は、壁電荷の極性が上記リセット期間の始めの状態になるようにする。次に、偶数フィールドでの動作を説明する。

【0057】図1において、奇数フィールドでは上記のように電極Y1~Y4と図1の上側に隣合う電極X1~X4との対の行表示行L1、L3、L5及びL7の表示が有効になる。偶数フィールドでは電極Y1~Y4と図1の下側に隣合う電極X2~X5との対の行表示行L2、L4、L6及びL8の表示を有効にすればよい。これは、電極Y1に対する電極X1と電極X2の役割を逆にし、電極Y2に対する電極X2と電極X3の役割を逆にし、以下同様にすればよい。すなわち、グループ化された奇数X電極と偶数X電極とに供給する電圧液形を互いに入れ替えればよい。図8は、偶数フィールドでのこのような電極印加電圧液形を示す。

【0058】偶数フィールドでの動作は、以上の説明及び図8から明かであり、概説すると、リセット期間では全面書き込み放電W及び全面自己消去放電Eが行われ、アドレス期間では電極Y1~Y4が順に選択されて表示行し2、L4、L6、L8の順に表示データの書き込み放電が行われ、サステイン期間ではこれら表示行し2、L4、L6、L8での同時の維持放電が繰り返される。

50 【0059】本第1実施形態の駆動方法によれば、奇数

フィールドの表示行と偶数フィールドの表示行とが放電に関し互いに影響しないので、PDPを、図31のPDP10Qから隔壁191~199を除去した図1の構成とすることができ、PDP10の製造が容易になって安価になり、かつ、画素ピッチを縮小して高精細化を違成することができる。

【0060】[第2実施形態] 図7及び図8において、パルスの個数を低減することができれば消費電力を低減できる。アドレス期間において、奇数X電極及び偶数X電極に供給されるパルスを連続させることができれば、パルス数を低減できる。これを実現するには、走査順を図6(B)に示すようにすればよい。すなわち、奇数フィールド内の表示行し1、し3、し5及びし7をさらに奇数行と偶数行にわけ、その一方を順に走査した後に他方を順に走査すればよい。偶数フィールドについても奇数フィールドの場合と同様である。

【0061】図9は、このような方法を実施するための第2実施形態のプラズマディスプレイ装置20Aの概略構成を示す。アドレス期間において、電極Y1、Y3、Y2、Y4の順に走査するために、ドライバ232

(2)の出力端が電極Y3に接続され、ドライバ232 (3)の出力端が電極Y2に接続されている。走査回路23Aは、奇数Yサステイン回路24の出力端がドライバ232 (1)及びドライバ232 (2)の入力端に接続され、偶数Yサステイン回路25の出力端がドライバ232 (3)及びドライバ232 (4)の入力端に接続されている点で、図4の走査回路23と異なっている。これに応じて、奇数Xサステイン回路26A及び偶数Xサステイン回路27Aは、奇数X電極及び偶数X電極への印加電圧波形が図10及び図11に示すようになるように信号を出力する。

【0062】奇数X電極及び偶数X電極にはそれぞれ、 奇数フィールド及び偶数フィールドの各々のアドレス期間において、幅広の1個のパルスを供給すればよいの で、図4の場合よりも消費電力を低減でき、また、奇数 Xサステイン回路26A及び偶数Xサステイン回路27 Aの構成が図4の奇数Xサステイン回路26及び偶数X サステイン回路27より簡単になる。

【0063】他の点は上記第1実施形態と同一である。 [第3実施形態] 図7において、電極X1、X3及びX5に共通に電圧Vxのパルスが供給され、電極X2及びX4に共通に電圧Vxのパルスが供給されるが、電極Y1~Y4を順に選択したときに電極X1~X4を順に選択して電圧Vxのパルスを供給すれば充分である。このようにすれば、電極に供給されるパルス数が低減されるので、消費電力を低減できる。

【0064】そこで、第3実施形態のプラズマディスプレイ装置20Bでは、図12に示す如く、X電極に対しても走査回路30を備えている。走査回路30は、走査回路23よりも構成要素が1電極分多いだけである。ア

ドレス期間において、制御回路 21 Aからシフトレジスタ 301 へ、奇数フィールドではビット 301 (1) のデータ入力端に '1' が供給され、偶数フィールドではビット 301 (2) のデータ入力端に '1' が供給される。リセット期間及びサステイン期間では、シフトレジスタ 301 の出力は 0 にされる。

【0065】他の点については、上記第1実施形態と同一である。本第3実施形態によれば、アドレス期間においてX電極には必要なパルスのみ供給され、第1実施形10 態の場合よりも消費電力が低減される。

[第4実施形態] 図7及び図8の駆動電圧波形には互いに同一のものがあり、同一駆動電圧波形を得るための制御信号を共通の回路から出力させるようにすれば、回路構成が簡単になる。

【0066】そこで、本発明の第4実施形態では、プラズマディスプレイ装置2のCを図13に示すように構成している。この装置では、図4の奇数Yサステイン回路24、偶数Yサステイン回路25、奇数Xサステイン回路26及び偶数Xサステイン回路27の替わりにサステククでは、図2の出力電圧波形S1及びS2はそれぞれ、図14に示す如く、図7の奇数X電極及び偶数X電極の印加電圧波形に等しくなっている。図13において、切換回路33は、連動する切換スイッチ331及び332と、連動する切換スイッチ333及び334と、連動する切換スイッチ335及び336とを備えている。切換スイッチは、例えばFETで構成される。切換回路33の切り換え制御は、制御回路21Bにより行われる。

30 【0067】図示の状態では、ドライバ232(1)~232(4)の入力端に0Vが供給され、ドライバ281及び282の入力端にはそれぞれ電圧波形S1及びS2が供給される。これは図7及び図8のリセット期間及びアドレス期間に対応している。図13の状態から、切換スイッチ331及び332を切り換えると、ドライバ232の奇数要素及び偶数要素の入力端にそれぞれ電圧波形S2及びS1が供給され、図7のサステイン期間に対応する。

【0068】この状態から切換スイッチ335及び33 40 6を切り換えると、ドライバ281及び282の入力端 にそれぞれ電圧波形S2及びS1が供給され、図8のサ ステイン期間に対応する。本第4実施形態のプラズマデ ィスプレイ装置20Cによれば、図4の装置よりも簡単 な構成で図4の装置と同一動作を行うことができる。

【0069】[第5実施形態]図13の装置の特徴は、図12の装置に対しても適用できる。図15は、これが適用されたプラズマディスプレイ装置20Dを、本発明の第5実施形態として示す。サステイン回路31、32及び切換回路33は、制御回路21Cからの制御信号に基づいて図13の場合と同一動作を行う。

50

【0070】本第5実施形態のプラズマディスプレイ装置20Dによれば、図12の装置よりも簡単な構成で図12の装置と同一動作を行うことができる。

[第6実施形態]以上の各実施形態においては、図5の 奇数フィールドの各サブフィールドについて、偶数フィールドを表示しないにもかかわらず、リセット期間において全面書き込み放電W及び全面自己消去放電Eが行われ、無効発光により黒表示の表示品質が低下する原因となる。偶数フィールドについても同様である。第6実施形態では、この無効発光を低減するために、図16及び図17に示すような波形の電圧を電極に供給している。

【0071】図16の第1サブフィールドは、図7の場合と同一であり、リセット期間において非表示行についても全面書き込み放電W及び全面自己消去放電Eによる発光が生ずる。これは、1つ前の偶数フィールドにおいて表示が行われ、壁電荷が存在するので、これを消滅させる必要があるからである。しかし、非表示行ではアドレス期間及びサステイン期間において放電が生じないので、奇数フィールドの第2サブフィールド以降におけるリセット期間においては、非表示行に書き込み放電W及 20 び自己消去放電Eを生じさせる必要がない。

【0072】そこで、奇数フィールドの第2サブフィールド以降でのリセット期間において、奇数X電極と隣り合う偶数Y電極に、電圧VsのキャンセルパルスPCを供給することにより、奇数Xー偶数Y電極間の電圧をVfxy・Vw和11未満にして、放電しないようにしている。この際、偶数X電極に電圧Vwの書き込みパルスを観拾すると、表示行である偶数Xー偶数Y電極間も放電が生じなくなるので、この書き込みパルスの印加時間を
t=a~bからt=c~dへずらしている。これにより、非表示行である奇数Yー偶数X電極間に放電が生ずるので、さらに、奇数Y電極に電圧VsのキャンセルパルスPCを供給している。このキャンセルパルスPCは、奇数X電極に供給される書き込みパルスから時間軸上ずれているので、奇数X一奇数Y電極間の書き込み放電に影響しない。

【0073】t=a~b及びt=c~dにおいて奇数X 電極及び偶数X電極に供給する審き込み電圧に対応し て、アドレス電極には、電圧Vawのパルスが供給され る。t=dより後の動作は、キャンセルパルスPCを供 給しない場合と同一である。第3サブフィールド以降か つ奇数フィールドのリセット期間についても第2サブフィールドのリセット期間と同一である。

【0074】偶数フィールドの場合も奇数フィールドの場合と同様であり、これを図17に示す。偶数フィールドの場合、上記第1実施形態で説明したのと同じ理由で、図16の奇数X電極と偶数X電極とに供給する電圧波形を互いに入れ替えたものにすればよい。

[第7実施形態]図18は、本発明の第7実施形態のプラズマディスプレイ装置20Eを示す。

【0075】PDP10Aの概略構成は、図1のPDP10と同一であるが、電極の用い方が図4の場合と異なっている。すなわち、電極Y1、Y2及びY3を奇数と偶数のグループに分けず、電極Y1~Y3に隣り合う一方側の電極X1、X3及びX5を奇数X電極とし、他方側の電極X2、X4及びX6を偶数X電極として、電極対(Y1, X1)、(Y2, X3)及び(Y3, X5)の奇数表示行と、電極対(Y1, X2)、(Y2, X4)及び(Y3, X6)の偶数表示行とでインタレース10表示を行うようにしている。

24

【0076】偶数X-奇数X電極間は完全な非表示行となるが、平行な3本の電極で2表示行を形成し且つ面放電電極に平行な隔壁を備えていないので、図30のように平行な4本の電極で2表示行を形成しかつ面放電電極に平行な隔壁を備えている場合よりも画素ピッチを短くでき、高精細化が可能である。また、電極Y1~Y3を偶数と奇数とに分割していないので、第1実施形態よりも構成が簡単となる。

【0077】図19は、図18のPDP10Aのアドレ ス電極に沿った縦断面を示す。図2の構成と異なる点 は、電極Y1の両側の電極X1及びX2について、金属 電極131及び133がそれぞれ透明電極121及び1 23上の、電極Y1から離れた側に形成されている点で ある。他のY電極の両側についても同様である。このよ うにすることにより、例えばX1-Y1電極間に電圧を 供給した場合に、電極X1上の電界は金属電極131側 で強くなるので、髙精細化のために電極ピッチを狭くし ても、画素面積を、金属電極131を透明電極121の 中央線に形成した場合よりも実質的に広くすることがで きる。電極 X 1 及び X 2 の電極 Y 1 と反対側は非表示行 であるので、このようにしても問題はなく、かつ、非表 示行を実質的に狭くすることができるので好ましい。図 19では、透明電極122の幅を透明電極121及び1 23の幅と同一にしているが、走査パルスが供給される 電極 Y 1 は、その幅を狭くすることにより消費電力を低 滅できる。

【0078】図18において、走査回路23B、奇数サステイン回路26B及び偶数サステイン回路27Bはそれぞれ、図4の走査回路23、奇数Xサステイン回路2406及び偶数Xサステイン回路27に対応している。図4と比較すると、奇数Yサステイン回路24及び偶数Yサステイン回路25の替わりに1つのYサステイン回路24Aを用いればよいので、構成が簡単になっている。

【0079】図20は、アドレス期間における表示行走 査順を示す。偶数X-奇数X電極間が完全非表示行とな るので、図6(A)に示すように1フレームを奇数フィ ールドと偶数フィールドとに分割すれば、各フィールド について表示行の割合が1/3になり、表示品質上好ま しくない。この問題は、奇数フレームにおいて、表示行 50 L1、L3、L5の順に走査し奇数フィールドの表示デ

ータのみをむき込み、偶数フレームにおいて、表示行し2、L4、L6の頃に走査し偶数フィールドの表示データのみをむき込むことにより解決される。この場合、図5に対応したフレーム構成は図21に示すようになる。【0080】図22は、Y電極が4本の場合の、奇数フレームでの電極印加電圧波形を示す。リセット期間では、図20の表示行L1~L6において全面むき込み放電W及び全面自己消去放電Eが生ずるが、偶数X一奇数X電極間の電圧は0になるので完全非表示行で放電が生じない。この点が図7の場合と異なる。

【0081】アドレス期間では、電極Y1~Y4が順に走査されるので、奇数X電極には幅広の1つのパルスが供給され、図7の場合よりも消費電力を低減できる。サステイン期間では、Y電極に電圧Vsの維持パルスが周期的に供給され、奇数X電極にはこのパルス列の位相を180 ずらしたパルス列が供給されて、奇数X-Y電極間に交流維持パルスが供給され、第1実施形態の場合と同様に維持放電が生ずる。偶数X電極は0Vにされ、これにより、偶数X-Y電極間及び偶数X-奇数X電極間の非表示行には交流が供給されず、これらの電極間では放電が生じない。

【0082】図23は、偶数フレームでの電極印加電圧 波形を示す。この波形は、図22において奇数X電極と 偶数X電極とに供給する電圧波形を互いに入れ替えたものになっている。本第7実施形態によれば、奇数フレームと偶数フレームとを交互に表示するインタレース走査により、ノンインタレース走査の場合よりもアドレス期間を半分に短縮することができるので、維持放電期間が 長くなり、これによりサブフレーム数を多くして多階調化が可能となり又は維持放電回数を多くして高輝度化が可能となる。

【0083】[第8実施形態] 図24は、本発明の第8 実施形態のPDP10Bの一部の、アドレス電極に沿った縦断面を示す。図19と異なる点は、電極Y1を金属電極132のみで構成して透明電極122を省略している点である。他のY電極についても同様である。これにより、上述のように、Y電極に走査パルスを供給した時の消費電力が低減される。また、画案ピッチをより狭くすることが可能となる。

【0084】[第9実施形態] リセット期間での、壁電荷を消去させるための放電は、プライミング効果によりアドレス放電が起こり易くなり、アドレス放電電圧を低下させることができる。しかし、全面で放電発光が生ずるので、黒表示の品質が低下する。そこで、この第9実施形態では、無効発光を低減するために、図25のようなPDP10Cを用いている。

【0085】PDP10Cは、図1のPDP10の電極間の1つおきをブラインド行B1~B3としたものである。ブラインド行B1~B3は完全非表示行であるので、表示行し1~L4についてノンインタレース走査を

行う。ブラインド行B1~B3での無効発光が観察者側に漏れないように、ブラインド膜(遮光マスク)41~43を例えば図2の透明電極121と透明電極122との間又はこの部分に対応したガラス基板11に形成している。

【0086】図26は、アドレス期間を省略したリセッ ト期間及びサステイン期間での電極印加電圧波形を示 す。図中、PEは消去パルス、PWは鸖き込みパルス、 PSは維持パルスである。リセット期間では、まず、奇 数X電極及び奇数Y電極に、維持パルスより電圧が低い 消去パルスPEが供給されて、全ブラインド行B1~B 3で壁電荷に対し消去放電が行われる。次いで、偶数X 電極及び偶数Y電極に、互いに維持パルスより電圧が髙 い書き込みパルスPWが供給されて、全ブラインド行B 1~B3で書き込み放電が行われ、全ブラインド行B1 ~B3での壁電荷がほぼ均一になる。この書き込みパル スPWの電圧は、放電開始電圧以上であるが図7の電圧 Vwよりも低く、書き込みパルスPWの立ち下がり後に 自己消去放電は生じない。そこで、再度、奇数X電極及 20 び奇数Y電極に消去パルスPEが供給されて、全ブライ ンド行B1~B3で壁電荷に対し消去放電が行われる。 リセット期間でのこのような放電により、再結合しきれ なかった空間電荷が表示行し1~L4に流れ込み、アド レス期間でのアドレス放電が生じやすくなる。

【0087】リセット期間では、全表示行L1~L4の電極X-Y間が0Vになるので、放電は行われず、無効発光が生じて黒表示品質が低下するのが防止される。アドレス期間での電極印加電圧波形は、表示行L1~L4について従来と同一、又は、図7の奇数フィールドを1フレームとみなした場合と同一である。サステイン期間は、図7の場合と同一である。

【0088】プラインド行B1~B3により、第1実施形態の場合よりも高精細化が妨げられるが、図30の従来構成と比較すれば、隔壁191~196を形成する必要がないので、製造容易であり且つ画素ピッチをより短くすることができる。なお、リセット期間を、図7のリセット期間と同一にして全面審き込み放電及び全面自己消去放電を行ってもよい。

【0089】また、ブラインド行B1~B3で放電を行40 わない駆動方式のPDPであっても、ブラインド膜41~43の観察者側の面を蛍光体よりも暗い色、好ましくは黒色にすることにより、外光がブラインド膜41~43で吸収されるので、明るい場所において外光がブラインド行B1~B3の蛍光体で反射され観察者の目に入る場合よりも、画像のコントラストが向上する。

【0090】[第10実施形態]図27(A)~(E)は、本発明の第10実施形態のアドレス電極を示す。図27(A)は平面図であり、図27(B)~(E)はそれぞれ図27(A)中のB-B線、C-C線、D-D線50及びE-E線に沿った断面図である。図28(B)及び

(E)では、アドレス電極の周囲の構成も記載されてお り、図2との関係から他の部分の構成も容易に理解する ことができる。

【0091】図2のアドレス電極A1に対応して、すな わち1画索列(1単色画索列)に対応して、1対のアド レス電極A11及びA21がガラス基板16上に形成さ れ、その上方かつ蛍光体内に、各画素(単色)に対応し てパッドB11、B21及びB31が形成されている。 アドレス電極A11はコンタクトC21を介してパッド B21に接続され、アドレス電極A21はコンタクトC 11及びC31を介してそれぞれパッドB11及びB3 1に接続されている。すなわち、1列に配置されたパッ ドが1つおきにアドレス電極A11及びA21に接続さ れている。他のアドレス電極Akj、パッドBij及び $\exists \lambda \neq 0 \land C i j, k=1, 2, i=1 \sim 3, j=1,$ 2についても同様である。

【0092】このような構成により、任意の奇数行と偶 数行、例えばパッドB11~B13の行とパッドB21 ~B23の行とを同時に選択し、アドレス電極A11~ A13にパッドB21~B23の行に対するアドレスパ 20 極についても同様である。 ルスを供給し、同時にアドレス電極A21~A23にパ ッドB11~B13の行に対するアドレスパルスを供給 することができる。

【0093】したがって、アドレス期間が従来の半分に 短縮され、維持放電期間をその分長くすることができ、 これにより、サブフレーム数を多くして多階調化が可能 となり又は維持放電回数を多くして高輝度化が可能とな る。本第10実施形態は、各種タイプのPDPに適用可 能である。

[第11実施形態] 図28は、本発明の第11実施形態 のアドレス電極を示す。図28(A)は平面図であり、 図28 (B) ~ (E) はそれぞれ図28 (A) 中のB-B線、C-C線、D-D線及びE-E線に沿った断面図 である。図28(B)では、アドレス電極の周囲の構成 も記載されている。

【0094】この実施形態では、各隔壁間に4本のアド レス電極が形成され、その上方かつ蛍光体内にパッドが 形成され、1列のパッドが4本の電極線に順に接続され ている。図28中、A11~A43はアドレス電極であ り、B11~B43はパッドであり、C11~C43は コンタクトである。このような構成のアドレス電極によ れば、任意の2つの奇数行と任意の2つの偶数行とを同 時に選択してアドレスパルスを供給することができる。

【0095】[第12実施形態] 図29は、本発明の第 12実施形態のアドレス電極の概略構成を示す。この実 施形態では、表示面が領域51と52とに2分割され、 アドレス電極A11は領域51に属するパッドに接続さ れ、アドレス電極A21は領域52に属するパッドに接 続されている。他のアドレス電極及びパッドについても 同様である。

【0096】このような構成によれば、領域51に属す る任意の表示行と領域52に属する任意の表示行とを同 時に選択してアドレスパルスを供給することができる。 なお、本発明には外にも種々の変形例が含まれる。例え ば、上記実施形態ではアドレス電極とX電極及びY電極 とが放電空間を介し対向する基板上に形成されている場 合を説明したが、本発明は、これらが同一基板側に形成 されている構成に対しても適用可能である。

28

【0097】上記実施例では、リセット期間において壁 10 電荷を全面消去し、アドレス期間において点灯させよう とする画素に対し壁電荷の書き込みを行う場合を説明し たが、本発明は、リセット期間において壁電荷を全面書 き込みし、アドレス期間において消灯させようとする画 素に対し壁電荷を消去させる構成に対しても適用可能で ある。

【0098】また、図1において、金属電極131は、 透明電極121の裏面側、透明電極121の表面側及び 裏面側、又は透明電極121内に形成されていてもよ い。この点は、図1、19及び図24中の全ての金属電

【図面の簡単な説明】

【図1】本発明の第1実施形態の面放電型PDPの概略 構成図である。

【図2】図1のPDPのカラー画素の対向面間を広げた 状態を示す斜視図である。

【図3】図1のPDPのカラー画素の、電極X1に沿っ た縦断面図である。

【図4】本発明の第1実施形態のプラズマディスプレイ 装置の概略構成を示すブロック図である。

【図5】フレームの構成を示す図である。 *30*

【図6】(A)及び(B)はアドレス期間における表示 行走査順を示す図である。

【図7】本発明の1 実施形態のPDP駆動方法を示す、 奇数フィールドでの電極印加電圧波形図である。

【図8】本発明の1実施形態のPDP駆動方法を示す、 偶数フィールドでの電極印加電圧波形図である。

【図9】本発明の第2実施形態のプラズマディスプレイ 装置の概略構成を示すブロック図である。

【図10】本発明の2実施形態のPDP駆動方法を示 40 す、奇数フィールドでの電極印加電圧波形図である。

【図11】本発明の2実施形態のPDP駆動方法を示 す、偶数フィールドでの電極印加電圧波形図である。

【図12】本発明の第3実施形態のプラズマディスプレ イ装置の概略構成を示すブロック図である。

【図13】本発明の第4実施形態のプラズマディスプレ イ装置の概略構成を示すブロック図である。

【図14】図13のサステイン回路31及び32の出力 電圧波形を図7の奇数フィールドでのアドレス電極印加 電圧波形と共に示す図である。

【図15】本発明の第5実施形態のプラズマディスプレ 50

イ装置の概略構成を示すブロック図である。

【図16】本発明の6実施形態のPDP駆動方法を示す、奇数フィールドでの電極印加電圧波形図である。

【図17】本発明の6実施形態のPDP駆動方法を示す、偶数フィールドでの電極印加電圧波形図である。

【図18】本発明の第7実施形態のプラズマディスプレイ装置の概略構成を示すブロック図である。

【図19】図18のPDPの一部の、アドレス電極に沿った縦断面図である。

【図20】アドレス期間における表示行走査順を示す図である。

【図21】フレームの構成を示す図である。

【図22】本発明の7実施形態のPDP駆動方法を示す、奇数フレームでの電極印加電圧波形図である。

【図23】本発明の7実施形態のPDP駆動方法を示す、偶数フレームでの電極印加電圧波形図である。

【図24】本発明の第8実施形態のPDPの一部の、アドレス電極に沿った縦断面図である。

【図25】本発明の第9実施形態の面放電型PDPの概略構成図である。

【図26】本発明の第9実施形態のPDP駆動方法を示す概略電極印加電圧波形図である。

【図27】 (A) は本発明の第10実施形態のアドレス電極を示す平面図であり、(B) \sim (E) はそれぞれ (A) 中のB-B線、C-C線、D-D線及びE-E線

【図28】(A)は本発明の第11実施形態のアドレス 電極を示す平面図であり、(B)~(E)はそれぞれ


に沿った断面図である。

(A)中のB-B線、C-C線、D-D線及びE-E線 に沿った断面図である。

【図29】本発明の第12実施形態のアドレス電極の概略構成図である。

【図3】

図1のPDPのカラー画素の電極X1に沿った縦断面図



【図30】従来の面放電型PDPの概略構成図である。 【図31】従来の他の面放電型PDPの概略構成図であ ス

30

【符号の説明】

10, 10A~10C PDP

11、16 ガラス基板

121~123 透明電極

131~133 金属電極

14 誘電体

10 15 MgO保護膜

171~177 隔壁

181~183 蛍光体

20、20A~20E プラズマディスプレイ装置

21、21A~21D 制御回路

22 アドレス回路

221、231、301- シフトレジスタ

222 ラッチ回路

223、232、232A、28、302 ドライバ

23、23A、23B 走査回路

20 24 奇数Yサステイン回路

24A Yサステイン回路

25 偶数Yサステイン回路

26、26A 奇数 X サステイン回路

27、27A 偶数Xサステイン回路

31、32 サステイン回路

33 切換回路

331~336 切換スイッチ

A1~A6 アドレス電極


X1~X5、Y1~Y4 電極

30 L1~L5 表示行

B1~B3 プラインド行


【図14】

図13のサスティン回路31及び32の出力電圧波形を 図7の奇数フィールドでの電極印加電圧波形と共に示す図



【図1】


本発明の第1実施形態の面放電型PDPの概略構成図



10:PDP X1~X5:X電極 Y1~Y4:Y電極 A1~A6:アドレス電極 L1~L8:表示行 171~17:隔壁

【図2】


図1のPDPのカラー画素の対向面間を広げた 状態を示す斜視図




(1,1)~(1,3):単色画素 11,16:ガラス基板 14:5電体 15:MgO保護膜 171~174:隔壁 181~183:蛍光体 X1,Y1,A1~A3:電極

【図6】


アドレス期間における表示走査順を示す図






【図19】

図18のPDPの一部のアドレス電極に沿った縦断面図




【図4】

本発明の第1実施形態のプラズマディスプレイ装置の 概略構成を示すブロック図




【図5】

フレームの構成を示す図




【図20】

アドレス期間における表示走査順を示す図




【図22】

本発明の第7実施形態のPDP駆動方法を示す 奇数フレームでの電極印加電圧波形図



【図7】


本発明の第1実施形態のPDP駆動方法を示す 奇数フィールドでの電極印加電圧波形図



¥: 全面書込放電 E: 全面自己消去放電 A: アドレス放電 S: 維持放電


【図23】

本発明の第7実施形態のPDP駆動方法を示す 偶数フレームでの電極甲加電圧波形図




【図8】

本発明の第1実施形態のPDP駆動方法を示す 偶数フィールドでの電極印加電圧波形図




【図10】

本発明の第2実施形態のPDP駆動方法を示す 奇数フィールドでの電極印加電圧波形図




【図9】

本発明の第2実施形態のプラズマディスプレイ装置の 概略構成を示すブロック図




【図11】

本発明の第2実施形態のPDP駆動方法を示す 偶数フィールドでの電極印加電圧波形図




【図24】

本発明の第8実施形態のPDPの一部のアドレス電極に沿った縦断面図




【図25】

本発明の第9実施形態の面放電型PDPの概略構成図




【図12】

本発明の第3実施形態のプラズマディスプレイ装置の 概略構成を示すプロック図




【図13】

本発明の第4実施形態のプラズマディスプレイ装置の 概略構成を示すプロック図




【図29】

本発明の第12実施形態のアドレス電極の 概略構成図




[図30]

従来の面放電型PDPの概略構成図




【図15】


本発明の第5実施形態のプラズマディスプレイ装置の 概略構成を示すブロック図




[図16]



【図31】 従来の他の面放電型PDPの概略構成図




【図17】



【図18】


本発明の第7実施形態のプラズマディスプレイ装置の 概略構成を示すブロック図



[図21]


【図26】

[図28]



【図27】

本発明の第10実施形態のアドレス電極を示す、 平面図及び断面図



フロントページの続き

(72)発明者 金澤 義一

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 浅見 文孝

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 上田 嘉男

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72) 発明者 岸 智勝

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72)発明者 冨尾 重寿

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内